


Progettazione Elettronica Digitale

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Transistori MOS e porte logiche CMOS

- ➔Struttura e modelli di transistori MOS
- ➔Uso di transistori MOS nelle porte logiche CMOS




Contenuti di questa lezione

- Dal Silicio al transistore MOS
- Modello di transistore MOS: interruttore non ideale
- Porte logiche CMOS
- Porte tristate e Open Drain
- Modello di transistore MOS: capacità di gate

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Cristallo di Silicio


- I transistori sono fabbricati su un substrato di Silicio (Si)
- Il Si è un materiale che appartiene al IV gruppo
- Forma cristalli con legami verso quattro atomi vicini



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Droganti nel silicio


- Si è un semiconduttore: puro (intrinseco) ha pochissime cariche libere e quindi bassa conducibilità
- L'aggiunta di drogante ne aumenta la conducibilità
- Droganti del V gruppo: un elettrone in più (n-type), ad esempio Arsenico (As)
  - L'elettrone in più, con **carica negativa**, è libero di muoversi nel cristallo




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Droganti nel silicio

- Si è un semiconduttore: puro (intrinseco) ha pochissime cariche libere e quindi bassa conducibilità
- L'aggiunta di drogante ne aumenta la conducibilità
- Droganti del V gruppo: un elettrone in più (n-type), ad esempio Arsenico (As)
  - L'elettrone in più, con **carica negativa**, è libero di muoversi nel cristallo
- Droganti del III gruppo: un elettrone in meno (p-type), ad esempio Boro (B)
  - Si parla di **lacune** (assenza di elettroni) che si comportano come **cariche positive** libere







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Giunzioni p-n


- Una giunzione tra semiconduttori drogati in modo opposto (p-type e n-type) forma un **diodo**
  - La corrente può scorrere solo in una direzione
  - da A (anodo) a B (catodo)



Sezione di una giunzione p-n




Rappresentazione Mono-dimensionale



Simbolo


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Corrente del diodo in funzione della tensione applicata



(a) On a linear scale.


(b) On a logarithmic scale (forward bias).



$$I_D = I_S\left(e^{V_D/\phi_T} - 1\right)$$


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Corrente del diodo in funzione della tensione applicata



(a) On a linear scale.

(b) On a logarithmic scale (forward bias).




Polarizzazione inversa, I_D circa zero

$$I_D = I_S\left(e^{V_D/\phi_T} - 1\right)$$


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Corrente del diodo in funzione della tensione applicata



(a) On a linear scale.

(b) On a logarithmic scale (forward bias).




Polarizzazione diretta,
I_D grande, V_D circa costante

$$I_D = I_S\left(e^{V_D/\phi_T} - 1\right)$$

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Transistore MOS a canale n


- Quattro terminali: Gate, Source, Drain, Body
  - Il Body è a potenziale fisso, tipicamente a ground nel MOS a canale n, e non lo consideriamo
- Sezione Gate–Ossido–Body sembra un condensatore
  - Gate e body sono conduttori
  - SiO_2 (biossido di silicio) è un ottimo isolante
  - Condensatore **metallo–ossido–semiconduttore (MOS)**
  - Il gate molto spesso non è di metallo ma di silicio policristallino (Polysilicon)



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Il condensatore MOS


- Gate e Body formano un condensatore MOS
- Modi di funzionamento in funzione della tensione tra gate e body Vg
  - **Accumulo:** **Vg < 0**
  - **Svuotamento:** **0 < Vg < Vt**
  - **Inversione:** **Vg > Vt**
- Vt è detta tensione di soglia
  - "t" sta per threshold
- Si chiama inversione dato che abbiamo un eccesso di elettroni (cariche neg.) in un semiconduttore drogato di tipo p con abbondanza di lacune (cariche pos.)
- Si può realizzare anche con body drogato n



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Funzionamento nMOS (1/2)


- Body di solito connesso a gnd (0 V): non compare nel simbolo
- Con il Gate a tensione bassa:
  - Body P-type a tensione bassa
  - Diodi Source-Body e Drain-Body in polarizzazione inversa
  - Non scorre corrente tra Drain e Source, il transistore è OFF



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Funzionamento nMOS (2/2)


- Con il Gate a tensione alta:
  - Carica positiva sul gate del condensatore MOS
  - Carica negative attirata dal Body: Strato di inversione (elettroni)
    ⇒ canale sotto il gate
  - Corrente può scorrere tra Source e Drain: il transistore è ON



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Transistore MOS a canale p

- Simile a nMOS, ma drogaggi e tensioni sono invertiti
  - Body collegato a tensione alta (V_{DD}): non compare nel simbolo
  - Gate a tensione bassa: transistore ON
  - Gate a tensione alta: transistore OFF
  - Il pallino nel simbolo indica comportamento invertito




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Transistori come interruttori

A1


- Transistori MOS come interruttori controllati in tensione
- Vg controlla il percorso tra Source e Drain




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Modello semplificato di un transistore MOS

- Interruttore non ideale in serie con resistenza R_{on}
- Corrente I_{DS} scorre tra Drain e Source se la tensione tra Gate e Source V_{GS} supera la tensione di soglia del MOS V_t
  - Modello statico, non considera le capacità di gate
  - Vedremo la capacità in seguito, ci servirà per calcolare i ritardi






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Corrente sotto-soglia


- Corrente I_{DS} quando $V_{GS} < V_t$
- Dovrebbe essere nulla
- In realtà è:
  - Molto piccola
  - Dipendente da V_t
- Importante quando su un chip ci sono miliardi di transistori “spenti”





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Invertitore (Inverter) CMOS (Complementary MOS)


- Due transistori complementari:
  - PMOS **pull-up**
  - NMOS **pull-down**
- PMOS agisce come interruttore verso Vdd
- NMOS agisce come interruttore verso GND







$V_{in} = V_{DD}$




$V_{in} = 0$


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Invertitore (Inverter) CMOS (Complementary MOS)

- Due transistori complementari:
  - PMOS **pull-up**
  - NMOS **pull-down**
- PMOS agisce come interruttore verso Vdd
- NMOS agisce come interruttore verso GND



Caratteristica Ingresso-Uscita (transcaratteristica)




V_T dipende dalle soglie dei MOS V_t e da altre loro caratteristiche elettriche

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Transcaratteristica: parametri V_{IH} e V_{IL}

- V_T varia con alimentazione, temperatura, ….
  - Impossibile definire con precisione V_T
  - Definibile il campo di valori possibili per V_T: V_{IL}….V_{IH} (individuate da tangenti a 45°)





- $V_I > V_{IH}$ → Stato logico H
- $V_I < V_{IL}$ → Stato logico L
- $V_{IL} < V_I < V_{IH}$
  - Stato logico non definito

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Invertitore (Inverter) CMOS (Complementary MOS)

A	Y







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Inverter CMOS (Complementary MOS)

A	Y
0	1







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Inverter CMOS (Complementary MOS)

A	Y
0	1
1	0






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Porte CMOS complesse


- Due reti logiche di pull-up e pull-down (invece di singoli transistor come nell'invertitore)
- Quando il pull-up è acceso, il pull-down deve essere spento, e viceversa




- Le reti PUN e PDN contengono transistori connessi in serie e/o in parallelo

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Transistori NMOS in serie/parallelo




Y = X if A and B




Y = X if A OR B

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Transistori PMOS in serie/parallelo



$Y = X \text{ if } \overline{A} \text{ AND } \overline{B} = \overline{A + B}$





$Y = X \text{ if } \overline{A} \text{ OR } \overline{B} = \overline{AB}$

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

CMOS NAND a 2 ingressi

A	B	Y
0	0	
0	1	
1	0	
1	1	







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

CMOS NAND a 2 ingressi

A	B	Y
0	0	1
0	1	
1	0	
1	1	







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

CMOS NAND a 2 ingressi

A	B	Y
0	0	1
0	1	1
1	0	
1	1	







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

CMOS NAND a 2 ingressi

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

CMOS NAND a 2 ingressi

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


CMOS NOR a 2 ingressi

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




CMOS NAND a 3 ingressi

- Y va a 0 se TUTTI gli ingressi sono a 1
- Y va a 1 se un QUALSIASI ingresso è a 0

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

CMOS NAND a 3 ingressi


- Y va a 0 se TUTTI gli ingressi sono a 1
- Y va a 1 se un QUALSIASI ingresso è a 0




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Esempio: OUT = $\overline{C\,(A + B)}$

- Procedimento:
- Realizzare come rete di interruttori
  - Partire dal pull-down
  - Operazione AND/OR -> struttura serie/parallelo
  - Tracciare la parte complementare (pull up) sostituendo serie->parallelo e vice-versa



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Multiplexer con porte logiche


- $Y = S \cdot D1 + \overline{S} \cdot D0$
- Quanti transistori MOS occorrono?


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Multiplexer con porte logiche

A2

- $Y = S \cdot D1 + \overline{S} \cdot D0$
- Quanti transistori MOS occorrono?





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Multiplexer gerarchico CMOS


A3

- Partendo da un MUX 2:1 con uscita invertita


$$Y = \overline{A \cdot S + B \cdot \overline{S}}$$

sfruttando doppia (o quadrupla) inversione per ripristinare il valore logico corretto


multiplexer 2:1 con inversione



multiplexer 4:1



multiplexer 16:1




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Buffer Tristate

A4

- Un *Buffer Tristate* non abilitato produce in uscita Z
- Z = alta impedenza

EN	A	Y
0	0	Z
0	1	Z
1	0	0
1	1	1






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Inverter tristate

- Richiede segnali complementari di abilitazione




- Per ottenere un buffer tristate si aggiunge un inverter in ingresso su A


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Uso di porte tristate

- Non possiamo collegare insieme le uscite di due o più porte logiche
  - Si genera una condizione di potenziale conflitto




- Possiamo farlo con porte tristate, abilitando una porta per volta



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Perché collegare insieme più uscite

- Perché collegare insieme più uscite logiche?
  - Per realizzare sistemi modulari in cui non è noto a priori il numero di dispositivi logici connessi
  - Ad esempio il numero di schede effettivamente presenti sulla scheda madre di un PC




- Le schede devono avere interfacce d'uscita di tipo **tristate (3S)** oppure **open drain (OD)**

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Uso delle uscite tristate


- Un modulo di controllo, genera le abilitazioni in modo esclusivo (una sola per volta)
  - Bisogna sapere a priori quale uscita abilitare
- Esempi:
  - Lettura di memorie o registri
  - Multiplexer
- Nell'esempio a lato, abilitazione uscite allo zero logico (OE = output enable, attivo «basso»)
- Non usabile se non è possibile una selezione a priori
  - Esempio: interrupt




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Uscita Open Drain (OD)

- Stadio di uscita realizzato con un solo NMOS verso GND
  - più raramente PMOS verso V_{DD}



- NMOS chiuso
  - Out forzato a GND, stato di uscita: → L
- NMOS aperto
  - Uscita in alta impedenza (come 3S), stato di uscita: → livello logico imposto dall'esterno




- Non si può avere collisione
- Chiamato anche OC (Open Collector) in letteratura

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Resistenza di pull-up


- OD può generare solo il livello logico basso con interruttore chiuso
- Con interruttore aperto occorre qualcosa di esterno
- Si usa una **resistenza di pull-up** per generare il livello logico alto
  - **Livello basso:** Vol = 0
  - **Livello alto:** Voh = V_{DD}
- Per un modello più completo:
  - **Resistenza R_{on}** con interruttore chiuso
  - **Corrente di perdita I_{off}** con interruttore aperto
  - **Livello basso:** Vol = partitore V_{DD} tra R_{PU} e R_{on}
  - **Livello alto:** Voh = $V_{DD} - R_{PU} \cdot I_{off}$




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Uso dell'OD: OR cablato (Wired OR)


- Collegando in parallelo più uscite OD si possono ottenere **funzioni logiche**
- La linea L va a livello basso se almeno uno dei due NMOS (A, B) è chiuso, ovvero per A, B o entrambi = 1
- Operatore logico **NOR**:
  - uscita a 0 quando almeno uno degli ingressi è a 1
- Applicazione: bus seriali a basso costo
  - p.es. CAN, I2C





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Inter Integrated Circuits (I2C) Bus



IIC Bus and Interface Hardware

© Mosaic Industries, Inc., www.mosaic-industries.com/embedded-systems/


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Conclusioni

- Silicio come semiconduttore e uso di droganti per modificare la conducibilità
- Giunzione pn come diodo: polarizzazione diretta e inversa
- Sistema MOS e transistore MOS: concetto di tensione di soglia
- Modello a interruttore non ideale del MOS (sopra e sotto la soglia)
- Transistori nMOS e pMOS: inverter CMOS e altre porte logiche
- Porte tristate e open drain
- Concetto di resistenza di pull-up

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Argomenti per approfondimento individuale


- A1) Pass transistor e transmission gate
- A2) MUX con transmission gate
- A3) MUX2:1 con inversione ottimizzato
- A4) Buffer tristate con transmission gate


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Pass transistor


A1


- Transistori usati come interruttori
  - NMOS fa passare lo zero logico ma diminuisce di Vt la tensione di 1 logico
  - PMOS fa passare l'uno logico ma aumenta di Vt la tensione di 0 logico

















2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Transmission Gates

- I Pass transistor trasmettono livelli degradati
- I *Transmission gates* trasferiscono bene 0 e 1
- Richiedono segnali complementari (g e gb)









2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Multiplexer Transmission Gate

A2

- Mulitplexer senza proprietà rigenerativa
  - Solo 4 transistori
    - più un inverter per S negato, quindi in totale 6 transistori






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

MUX2:1 con inversione ottimizzato

A3

- Soluzione di partenza già vista in precedenza

multiplexer 2:1 con inversione




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

MUX2:1 con inversione ottimizzato

- Soluzione di partenza già vista in precedenza
  - Il percorso in rosso non è mai attivo

multiplexer 2:1 con inversione




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


MUX2:1 con inversione ottimizzato

- Soluzione di partenza già vista in precedenza
  - Il percorso in rosso non è mai attivo
  - I percorsi in verde sono sempre simultaneamente attivi: posso togliere la connessione interna

multiplexer 2:1 con inversione



multiplexer 2:1 con inversione




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


MUX2:1 con inversione ottimizzato


- Soluzione di partenza già vista in precedenza
  - Il percorso in rosso non è mai attivo
  - I percorsi in verde sono sempre simultaneamente attivi: posso togliere la connessione interna
    - Versione a destra con pMOS collegati a B ed S scambiati per avere simmetria

multiplexer 2:1 con inversione



multiplexer 2:1 con inversione






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Buffer Tristate non rigenerativo

A4

- Transmission gate si comporta da buffer tristate
  - Solo due transistori, ma non ha proprietà **rigenerative**
    - Rumore o livelli degradati passano da A a Y

EN	A	Y
0	0	Z
0	1	Z
1	0	0
1	1	1



  - Si ottiene un buffer tristate rigenerativo inserendo due inverter a monte
    - Con un solo inverter a monte si ottiene un **inverter tristate**

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini